In der Vorbereitung befinden sich:

• Erweiterung des e200z6 Simulators um e200z6+ Umfänge
  Simulation aller Vektor und VLE Befehle

In der Entwicklung befinden sich:

• TriCore Simulator
  Simulation eines TriCore 1.2/1.3 Prozessor Kerns
• HC12 Simulator
  Simulation eines HC12S/X Prozessor Kerns

Im Test befinden sich:

• GDB Interface für alle Simulatoren
  erlaubt die Verwendung eines GDB-Stub kompatiblen Debuggers mit dem Simulator.
  Der Einsatz des GDB Debuggers erlaubt z.B. Batch Tests bis hinunter zur Register Ebene des simulierten Prozessors.